Fichier de travail (INPUT) : /cygdrive/f/MASTER-TAL/PROJET-MOT-SUR-LE-WEB/DUMP-TEXT/PL/6/5.txt

Encodage utilisé (INPUT) : UTF-8

Forme recherchée : pamię(ć$|ci$|cią|ciami|ciom)

• Ligne n°6 : Pamięć operacyjna komputera ? zwana pamięcią RAM (Random Accesss Memory) służy do przechowywania danych aktualnie przetwarzanych przez program oraz ciągów rozkazów z których składa się ten program. Pamięć RAM jest pamięcią ulotną, co oznacza, że po wyłączeniu komputera informacja w niej zawarta jest tracona. Pojedyncza komórka pamięci RAM zawiera kondensator, który naładowany do pewnego napięcia, przechowuje jeden bit danych. Kondensator jednak rozładowuje się. Należy więc systematycznie odświeżać zawartość komórki, poprzez zaadresowanie jej i ponowne doładowanie kondensatora. Proces ten nosi nazwę odświeżania i musi być wykonywany cyklicznie.


• Ligne n°6 : Pamięć operacyjna komputera ? zwana pamięcią RAM (Random Accesss Memory) służy do przechowywania danych aktualnie przetwarzanych przez program oraz ciągów rozkazów z których składa się ten program. Pamięć RAM jest pamięcią ulotną, co oznacza, że po wyłączeniu komputera informacja w niej zawarta jest tracona. Pojedyncza komórka pamięci RAM zawiera kondensator, który naładowany do pewnego napięcia, przechowuje jeden bit danych. Kondensator jednak rozładowuje się. Należy więc systematycznie odświeżać zawartość komórki, poprzez zaadresowanie jej i ponowne doładowanie kondensatora. Proces ten nosi nazwę odświeżania i musi być wykonywany cyklicznie.
Ligne n°7 : Pamięć charakteryzowana jest przez dwa istotne parametry: pojemność oraz czas dostępu. Pojemność pamięci jest funkcją liczby linii adresowych i wielkości komórki. Czas jaki upłynie od momentu zaadresowania komórki do uzyskania zapisanej w tej komórce informacji nazywa się czasem dostępu. Czasy dostępu we współczesnych pamięciach są rzędu nanosekund. ...

Ligne n°8 : ... Budowa komórki pamięci.
• Ligne n°9 : Pamięć operacyjna komputera jest pamięcią dynamiczną. Budowa jej komórki wygląda w sposób przedstawiony na poniższym rysunku:
Ligne n°10 : Dostęp do informacji zawartej w kondensatorze CS staje się możliwy po włączeniu tranzystora T typu NMOS, czyli po doprowadzeniu do linii wiersza napięci o wartości UDD. Gdy tranzystor zostanie włączony nastąpi przemieszczanie ładunku pomiędzy kondensatorem CS i linią bitu. Powstała w ten sposób niewielka zmiana napięcia na linii bitu musi więc zostać wykryta, oraz wzmocniona poprzez wzmacniacz o dużym wzmocnieniu napięciowym. Po każdorazowym odczycie komórki następuje odświeżenie jej zawartości poprzez doładowanie lub rozładowanie kondensatora. Znacznie prostszym jest cykl zapisu informacji. Sprowadza się on wyłącznie do naładowania bądź rozładowania kondensatora CS. Wspomniany wcześniej sposób odświeżania pamięci przy odczycie jej zawartości nie jest jednak wystarczający. Każda pamięć ma określoną częstotliwość odświeżania zapewniającą jej prawidłowe działanie. Częstotliwość ta podawana jest przez producenta jako parametr ...

Ligne n°43 : ... Wydajność modułów. Wprawdzie Rambus dysponuje wąską, bo 16-bitową, szyną transmisji danych, lecz akceptuje skrajnie wysokie częstotliwości (350 i 400 MHz). Na dodatek korzysta zarówno z natężeń, jak i spadków sygnału. Maksymalna prędkość transmisji danych na szynie wynosi 1,6 GB/s i jest osiągana nawet wtedy, gdy na płycie zainstalowano tylko jeden moduł Rambus. Pamięć Rambus-DRAM jest o około 60 procent szybsza od SDRAM PC 133. Jednak ze względu na pamięć podręczną drugiego poziomu, zintegrowaną w aktualnych procesorach, zwyżka wydajności wynosi w praktyce zaledwie 5 procent.
• Ligne n°44 : Kompatybilność z chipsetami i płytami głównymi. Obecnie tylko dwa chipsety (Intel 820 i 840) współpracują z pamięcią Rambus. Jednak każdy znany producent płyt głównych ma w ofercie co najmniej jeden model, który akceptuje moduły RIMM. Jeśli chcesz korzystać z układów Rambus, musisz mieć płytę z procesorem Pentium III lub 4. Obecnie brakuje chipsetu do Athlona, który obsługiwałby pamięć Rambus. Oferta komputerów w tym segmencie jest bardzo skromna.
Ligne n°45 : Parametry techniczne. Niełatwo tak zaprojektować płytę główną, aby doskonale radziła sobie z wysokimi częstotliwościami taktowania pamięci Rambus. Z tego względu stosuje się specjalny standard o nazwie RSL. Wymaga on stosowania krótkich ścieżek sygnałowych oraz niskiego napięcia rzędu 1,8 V i nakazuje terminować szynę danych i szynę kontrolną, aby wyeliminować odbicia sygnałów. ...

Ligne n°51 : ... Kompatybilność z chipsetami i płytami głównymi. Chipsety obsługujące pamięć DDR-SDRAM wprowadzają firmy ALI (chipset ALI M1647), AMD (AMD 760) i VIA (Apollo Pro 2000 K7-DDR, Apollo Pro 2000 P6-DDR). Z głównych producentów chipsetów tylko Intel zamyka się przed tą technologią.
• Ligne n°52 : Zasady działania modułów. DDR-SDRAM polega na stosunkowo prostym ulepszeniu technologii SDRAM, daje jednak znaczny przyrost wydajności. Pamięć ta jest dwukrotnie szybsza od modułów SDRAM z identyczną częstotliwością taktowania. W odróżnieniu od nich DDR-SDRAM transmituje dane nie tylko przy wzroście, lecz również przy spadku sygnału. Krytyczny wpływ na wydajność mają związane z tym opóźnienia czasu przelotu między liniami danych i sygnałem taktującym. Z tego względu do synchronizacji transmisji danych używana jest nie tylko częstotliwość systemowa. DDR-SDRAM udostępnia do tego celu dodatkowy sygnał o nazwie DQS. Pozwala obejść problem pojawiający się wraz z utratą synchronizacji na magistrali między chipsetem i pamięcią. W przypadku polecenia odczytu DDR-SDRAM generuje sygnał DQS. Sterując nim w odpowiedni sposób, informuje chipset, kiedy na magistrali (danych) znajdują, się dane związane z określonym natężeniem lub spadkiem
Ligne n°53 : sygnału. Zapis odbywa się w odwrotny sposób. Chipset generuje sygnał DQS, dając znak pamięci DDR-SDRAM, w którym momencie na magistrali znajdują się dane do przejęcia przez pamięć. Zapisywane dane muszą się znajdować przy odpowiednich stykach modułów pamięciowych już w momencie przeskoku sygnału DQS. ...

Ligne n°53 : ... sygnału. Zapis odbywa się w odwrotny sposób. Chipset generuje sygnał DQS, dając znak pamięci DDR-SDRAM, w którym momencie na magistrali znajdują się dane do przejęcia przez pamięć. Zapisywane dane muszą się znajdować przy odpowiednich stykach modułów pamięciowych już w momencie przeskoku sygnału DQS.
• Ligne n°54 : Parametry techniczne. Pomijając sygnał DQS oraz modyfikacje w elementach logicznych jednostki sterującej, DDR-SDRAM działa na tych samych zasadach co aktualna pamięć SDRAM. Jednak wymaga stosowania specjalnego chipsetu, przystosowanego do współpracy z tego rodzaju pamięcią. Ponadto producenci płyt głównych muszą, zadbać o nadzwyczaj staranną konstrukcję. Aby zapewnić dokładną synchronizację sygnału DQS z liniami magistrali danych (DQ), ścieżki muszą mieć identyczną długość i pojemność. Dzięki temu odchylenia spowodowane wahaniem napięcia lub temperatury otoczenia w takim samym stopniu wpływają na ścieżki DQ i DQS. Pozwala to uniknąć problemów z synchronizacją podczas transmisji danych między chipsetem i modułem pamięciowym.
Ligne n°55 : Wygląd modułów pamięciowych. Na pierwszy rzut oka moduł DDRSDRAM niewiele różni się od swojego poprzednika SDRAM. Są to układy typu DIMM i mają 184 styki, Zależnie od częstotliwości taktowania nazywa się je PC 200 lub PC 266, aby podkreślić dwukrotnie większą prędkość transmisji. ...

Ligne n°55 : ... Wygląd modułów pamięciowych. Na pierwszy rzut oka moduł DDRSDRAM niewiele różni się od swojego poprzednika SDRAM. Są to układy typu DIMM i mają 184 styki, Zależnie od częstotliwości taktowania nazywa się je PC 200 lub PC 266, aby podkreślić dwukrotnie większą prędkość transmisji.
• Ligne n°56 : Rozszerzalność. Przypuszczalnie płyty główne z pamięcią DDR-SDRAM będzie można rozbudowywać tak łatwo jak obecne płyty z układami SDRAM. Jednak nie będzie można instalować w nich modułów SDRAM, ponieważ są krótsze (SDRAM: 168 styków, DDR-SDRAM: 184 styki).
Ligne n°57 : Podsumowanie. Pamięć DDR-SDRAM jest dwukrotnie szybsza od SDRAM. Pokonuje nawet Rambus-DRAM. ...

Ligne n°61 : ... Kompatybilność z chipsetami i płytami głównymi. VCSDRAM może liczyć na asekurację tylko z Dalekiego Wschodu. Obecne chipsety takich producentów jak ALI, SIS i VIA obsługują ten typ pamięci. Dlatego mimo rynkowego niedoboru dostępna jest duża oferta płyt głównych przecież większość pochodzi z Tajwanu.
• Ligne n°62 : Zasady działania modułów. VCSDRAM ma oferować większą wydajność względem pamięci SDRAM poprzez jednoczesne odwoływanie się do kilku układów pamięciowych. Jest to rozsądne rozwiązanie, ponieważ w codziennej pracy z komputerem bardzo często aplikacje i podzespoły sprzętowe odwołują się do pamięci roboczej niemal równocześnie. Na dodatek niektóre urządzenia, np. kontroler twardych dysków, może się odwoływać bezpośrednio do pamięci RAM, korzystając z trybu DMA. Również karty graficzne AGP komunikują się za pośrednictwem magistrali AGP bezpośrednio z pamięcią roboczą, aby gromadzić w niej duże tekstury. Jednoczesne odwołania do pamięci RAM pociągają za sobą liczne cykle oczekiwania. VC-SDRAM stara się optymalnie porządkować dane tak, aby nie dopuszczać do zatorów. Dzięki temu zmniejsza średnią liczbę cykli oczekiwania, co podnosi przepustowość danych.
Ligne n°63 : Parametry techniczne. Każdy podzespół w układzie VC-SDRAM składa się z 16 kanałów pamięciowych (tzw. channels). Za ich pośrednictwem tzw. memory master ma szybki i bezpośredni dostęp do poszczególnych segmentów pamięci. Każdy kanał dysponuje własnym buforem o pojemności 1024 bitów, który mieści się w szybkiej pamięci SRAM. Kanały pamięciowe są usytuowane między interfejsem wejścia/wyjścia i macierzą pamięci. Potrafią gromadzić tymczasowo określoną ilość danych. Dzięki temu układ scalony pamięci może przygotowywać kolejne operacje (które mają być dokonane w pamięci), podczas gdy jednocześnie przetwarza aktualny cykl odczytu lub zapisu w komórce pamięciowej. Operacje wewnętrzne są wykonywane równolegle do odczytu i zapisu w pamięci. W przypadku większej liczby zapytań symultanicznych adresy i rodzaje żądanych operacji są buforowane w poszczególnych kanałach modułu VC-SDRAM. Zapytania nie generują więc dodatkowych cykli ...

Ligne n°80 : ... Zakres oferty. Mimo że kariera FPM-DRAM dobiegła końca tuż przed wprowadzeniem pamięci EDO-DRAM i SDRAM, niektórzy sprzedawcy mają w magazynie drobne zapasy modułów FPM. Jednak słone ceny odstraszają potencjalnych nabywców. Pamięć FPM przestała być produkowana na dużą skalę, ponieważ nie jest stosowana w obecnych pecetach.
• Ligne n°81 : Wydajność modułów. Czasy dostępu w pamięci FPM-DRAM wahają się w granicach 60-70 nanosekund, zatem nie jest szybsza od konwencjonalnej pamięci DRAM. Czas cyklu CAS w 60-nanosekundowych modułach DRAM wynosi przy szybkiej transmisji w trybie FPM około 40 nanosekund (ns). Przy magistrali taktowanej z częstotliwością 66 MHz każdy cykl trwa 15 ns. Zatem w trybie FPM procesor może się odwoływać do komórki pamięciowej co trzy cykle. Maksymalną przepustowość pamięci FPM-DRAM w komputerze z magistralą 66 MHz można obliczyć w następujący sposób. Począwszy od modelu Pentium procesory odczytują i zapisują dane poprzez magistralę o szerokości 64 bitów - korzystając z trybu pakietowego (burst mode) przesyłają w jednym cyklu CAS (czyli w przeciągu 40 ns) partię 8 bajtów. Zatem prędkość transmisji między procesorem i pamięcią FPM-DRAM sięga 200 MB/s.
Ligne n°82 : Kompatybilność z chipsetami i płytami głównymi. Wszystkie chipsety współpracujące z procesorami 486 i Pentium (Pro) obsługują moduły FPM. Jednak nie zastosujesz pamięci tego typu w pececie z układem Pentium II, Celeron i Athlon. ...

Ligne n°88 : ... Perspektywy. Pamięć FPM uchodzi obecnie za przestarzałą i niebawem zniknie z rynku.
• Ligne n°89 : Podsumowanie. Modyfikacja jednostki sterującej pamięcią znacznie przyspieszyła odwołania do sąsiadujących komórek. To proste rozwiązanie nie wymaga większych nakładów produkcyjnych.
Ligne n°90 : EDO-DRAM (Extended Data Out) przez długi czas stanowiła pamięciowy standard w komputerach klasy Pentium, dopóki nie została zastąpiona przez SDRAM. Mimo że jest szybsza od poprzednika, obecnie nadaje się tylko do mało wymagających zastosowań, jak edycja tekstu czy zwiedzanie Internetu. ...

Ligne n°92 : ... Wydajność modułów. Czas dostępu w EDO-DRAM wynosi 70, 60 lub 50 nanosekund (ns). Pamięć EDO to "podkręcona" wersja pamięci FPM. Przykładowo w 60-nanosekundowym układzie EDO skrócono cykl CAS z 40 ns (FPM-DRAM) do 25 ns. Zatem przy magistrali taktowanej z częstotliwością 66 MHz odczyt jest możliwy w co drugim cyklu. Inicjacja dostępu w trybie pakietowym zajmuje 5 cykli (tak jak w FPMDRAM). Maksymalnie szybki odczyt pakietowy odbywa się więc przy synchronizacji 5-22-2. Zapis pamięci EDO-DRAM odbywa się z taką samą prędkością jak zapis FPM-DRAM. Maksymalna transmisja odczytu pamięci EDO w pececie z procesorem Pentium i 64-bitową magistralą danych sięga 300 MB/s (czyli około 50 proc. więcej niż FPM). Jednak w praktyce różnica wydajności nie jest tak duża. Pamięć podręczna pierwszego i drugiego poziomu, w którą wyposażono procesor, buforuje około 90 procent operacji zapisu - prędkość pamięci głównej, nie odgrywa w tym przypadku tak
• Ligne n°93 : wielkiej roli. W sumie zwyżka wydajności wynosi około 5 procent. Dotyczy to jednak tylko pecetów wyposażonych w pamięć podręczną drugiego poziomu (L2). Wielu producentów komputerów wykorzystało ówczesną euforię związaną z dwukrotnie szybszą pamięcią EDO i nie wstawiało kosztownej pamięci podręcznej drugiego poziomu, bardzo ograniczając w ten sposób wydajność pamięci. Zapis w EDO trwa tak samo długo jak w FPM-DRAM. Na dodatek czasy dostępu rzędu 10 ns sprawiają, że pamięć podręczna drugiego poziomu w 90 procentach określa rzeczywistą wydajność pamięci operacyjnej. Komputer wyposażony w pamięć FPM-DRAM i L2 jest zazwyczaj szybszy od peceta z EDO-DRAM, lecz bez L2.
Ligne n°94 : Kompatybilność z chipsetami i płytami głównym. Pamięć EDO akceptują wszystkie chipsety, które współpracują z procesorem Pentium (do wersji III). Jednak większość nowych płyt głównych nie oferuje odpowiednich slotów. ...

Ligne n°94 : ... Kompatybilność z chipsetami i płytami głównym. Pamięć EDO akceptują wszystkie chipsety, które współpracują z procesorem Pentium (do wersji III). Jednak większość nowych płyt głównych nie oferuje odpowiednich slotów.
• Ligne n°95 : Zasady działania modułów. Moduły EDO stanowią ulepszenie układów FPM, ale dysponują dodatkową pamięcią (latch) na wyjściu danych. W pamięci DRAM i FPM-DRAM bieżące dane muszą zostać w pełni odczytane, zanim chipset poda nowy adres. Zakończenie odczytu jest sygnalizowane natężeniem sygnału CAS. W czasie nieodzownym do dalszego przetworzenia danych, pamięć DRAM pozostaje nieaktywna. EDO-DRAM dysponuje dodatkową komórką (bardzo szybkiej pamięci) na wyjściu danych. Dane dotyczące ostatnio odczytywanej komórki pobrane z macierzy pamięciowej są zapisywane we wspomnianej komórce dodatkowej do kolejnego uaktywnienia sygnału CAS. Procesor może więc odczytywać dane, podczas gdy jednostka sterująca przesyła nowy adres kolumny do podzespołu DRAM.
Ligne n°96 : Parametry techniczne. Metoda przyspieszająca dostęp zastosowana w modułach EDODRAM to tak zwane przetwarzanie potokowe (pipelining). Skraca ono czas oczekiwania między dwoma następującymi po sobie impulsami CAS, co zwiększa przepustowość danych. Stosując analogię do Fast Page Mode DRAM, szybki dostęp w pamięci EDO nazwano Hyper Page Mode. Pamięć EDO-DRAM jest więc czasami nazywana HPM-DRAM. Operacje zapisu są wykonywane z taką samą wydajnością jak w FPMDRAM. Przy częstotliwości taktowania 66 MHz EDO-DRAM dostarcza dane z synchronizacją 52-2-2. ...

Ligne n°102 : ... Wydajność modułów. Przy 64-bitowej magistrali danych, z którą współpracują takie układy jak Pentium i Pentium Pro, Burst EDO może oferować dane wraz z każdym cyklem. W praktyce daje to przepustowość rzędu 500 MB/s - czyli tyle samo, ile w SDRAM PC 66.
• Ligne n°103 : Pentium, nie wprowadzano płyt głównych ani komputerów z pamięcią Burst EDO.
Ligne n°104 : Zasady działania modułów. Moduty BEDODRAM mają 2-bitowy generator adresów. Podczas operacji w trybie pakietowym jednostka sterująca podaje pamięci tylko pierwszy adres. Kolejne trzy adresy kolumn są ustalane automatycznie przez wewnętrzny generator adresów bez udziału chipsetu. Jego rola kończy się na zainicjowaniu cyklu odczytu. Oprócz tego BEDO-DRAM dysponuje dwoma wewnętrznymi bankami pamięciowymi, w których gromadzone są następujące po sobie (z logicznego punktu widzenia) dane. Gdy jeden bank jest zajęty podawaniem danych na zewnątrz, w drugim odbywa się adresowanie. ...

Ligne n°107 : ... Perspektywy. Pamięć Burst EDO nie miała szans w starciu ze SDRAM.
• Ligne n°108 : Podsumowanie. Burst-EDO była pierwszą pamięcią DRAM, która przy częstotliwośći 66 MHz nie hamowała procesora cyklami oczekiwania. Jednak producenci chipsetów upodobali sobie szybką pamięć SDRAM i pozostawili BEDO-DRAM na pastwę losu.
Ligne n°109 : Polecamy podobne teksty ...